Базирующаяся в кремниевой долине компания Cadence Design Systems продемонстрировала лабораторный образец контроллера оперативной памяти DDR5. Чип, произведенный по 7-нм технологическим нормам на мощностях TSMC, обеспечивает скорость передачи данных 4400 МТ/с (мегатранзакций в секунду), что на 37,5% быстрее стандарта DDR4-3200. Совместно с контроллером работали чипы ОЗУ производства Micron объёмом 8 ГБ. Напряжение питания составило 1,1 В, тогда как стандартное напряжение для DDR4 составляет 1,2 В (снижение на 9%).
На данный момент еще не существует утвержденного JEDEC стандарта DDR5. Ожидается, что это произойдет не ранее середины этого года, однако это не помешало Cadence и Micron проводить свои исследования, тем более общие тенденции развития DDR5 видны уже сейчас. Как прогнозируют специалисты, отправной точкой нового стандарта станет режим DDR5-4400 при напряжении 1,1 В. Со временем номенклатура чипов будет расширена до режима DDR5-6400.
Память DDR5 выйдет на рынок в 2019 или 2020 году. В Cadence считают, что DDR5 обойдет на рынке DDR4 к 2022 году.
На данный момент еще не существует утвержденного JEDEC стандарта DDR5. Ожидается, что это произойдет не ранее середины этого года, однако это не помешало Cadence и Micron проводить свои исследования, тем более общие тенденции развития DDR5 видны уже сейчас. Как прогнозируют специалисты, отправной точкой нового стандарта станет режим DDR5-4400 при напряжении 1,1 В. Со временем номенклатура чипов будет расширена до режима DDR5-6400.
Память DDR5 выйдет на рынок в 2019 или 2020 году. В Cadence считают, что DDR5 обойдет на рынке DDR4 к 2022 году.